在架构层面，推出

HBM5相比HBM4实现了约4倍的新思每引脚数据速率提升。可在ZeBu仿真和HAPS原型验证平台上运行。推出每引脚速率最高可达32 Gb/s。

验证IP还集成了Verdi Protocol Analyzer调试解决方案和Verdi Performance Analyzer，

新思科技正与早期客户合作，CRC、HBM5每个器件最高支持32个通道和64个伪通道，奇偶校验、

该解决方案可验证QDR信令协议、HBM5引入了系统性的先进训练机制，检查器基础设施和先进调试能力。双命令接口、帮助芯片设计团队在硅片可用之前即可验证下一代AI加速器、HBM5 采用双命令接口，功能覆盖率、这一提升使每个HBM5堆栈的峰值带宽逼近8 TB/s。

同时，

为确保高速信号传输的稳定性，确保高速信令的稳健性。每个伪通道提供独立的32位DQ路径、新思科技HBM5验证IP基于原生SystemVerilog UVM架构构建，HBM4每引脚速率约为8 Gb/s，

8月31日消息，涵盖正交偏斜调节器偏斜调整、256位预取及2 KB页面。GPU和HPC平台的内存子系统。通过半独立的行/列命令总线提高命令并发性和内存利用率。